

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2001-022808

(43)Date of publication of application : 26.01.2001

(51)Int.Cl.

G06F 17/50  
G01R 31/28

(21)Application number : 11-193869

(71)Applicant : MATSUSHITA ELECTRIC IND CO LTD

(22)Date of filing : 08.07.1999


(72)Inventor : MAE YOICHIRO  
KAWAMOTO ISAO

## (54) LOGIC CIRCUIT REDUCING DEVICE, METHOD AND DEVICE FOR LOGIC SIMULATION

## (57)Abstract:

**PROBLEM TO BE SOLVED:** To reduce logic corresponding to the purpose of verification at a high speed in the logic verification of a large scale circuit.

**SOLUTION:** Concerning this logic circuit reducing device, a device 100 for converting logic circuits is provided with a means 102 for inputting an object circuit to be verified composed of a logic circuit 101, a limit information input means 107 for supplying limit information 106 corresponding to the verification purpose and a logic reducing means 103 for reducing the inputting object circuit to be verified on the basis of the limit information. The logic simulation method simulates the operation of the logic circuit 101 in which the logic is reduced using this logic circuit reducing device.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office


**THIS PAGE BLANK (USPTO)**

(10) 日本国特許庁 (J P) (12) 公開特許公報 (A) (11) 特許出願公開番号  
特開2001-22808  
(P2001-22808A)  
(43) 公開日 平成13年1月28日 (2001.1.28)

(5) 発明者  
G06F 17/50 P1  
G01R 31/26 G06F 15/00 664K 2G032  
G01R 31/26 F 5B046

特許請求の範囲  
(71) 出願人 00005521  
松下電器産業株式会社  
大阪府門真市大字門真1008番地 松下電器  
(72) 発明者 前 井 一 郎  
大阪府門真市大字門真1008番地 松下電器  
産業株式会社  
(72) 発明者 河本 功  
大阪府門真市大字門真1008番地 松下電器  
産業株式会社  
(74) 代理人 100076174  
弁理士 西井 敬夫  
Fターム(参考) 2002 A01 A03 A07  
5B045 A03 B003 J05

(54) 発明の名称 論理回路削減装置ならびに論理シミュレーション方法および装置



(57) 要約  
【課題】大規模回路の論理検証において、検証目的に応じた論理の削減を行い、高速な論理回路削減装置ならびに論理シミュレーション方法および装置を提供する。  
【解決手段】論理回路101から構成される被検証対象回路を入力する手段と、検証目的に応じた論理情報108を与える制限情報入力手段107と、制限情報に基づき、入力された被検証対象回路を削減する論理削減手段103を備える。論理シミュレーション方法は、この論理回路削減装置を用いて論理を削減された論理回路の動作をシミュレートする。

(2) 特開2001-22808  
2  
路の動作のシミュレーションを高速にシミュレートする装置を提供するものである。  
【0002】  
【従来の技術】従来の論理検証は、被検証対象回路である論理回路に対する論理シミュレータによるシミュレーションによって行われていた。多くの論理シミュレータでは、同期回路のクロックサイクルイベントを限定し、高速なシミュレーションに基づく論理シミュレーション手法も開発され、実用化されている。  
【0003】また、被検証対象回路を、入力データパターン10の解析により信号値が変化しない部分の論理を削減することにより、被検証対象回路のシミュレーションを高速化する方法が示されている (特開平8-243190号)。  
【0004】また、プロセッサ部とプロセッサにより制御されるハードウェアを持ち、ソフトウェアプログラムコードとハードウェアが相互に作用を及ぼす動作の検証方法としては、プロセッサ部を命令レベルシミュレータでシミュレートし、論理回路部をクロックサイクルにおいて実際のチップと同一動作をする (以後、サイクルキムレート) シミュレーションモデルから、プロセッサからの入力アクセラセクタの動作レベルに変換し、プロセッサ部と変換した論理回路部によりシミュレーションを行なう方法が示されている (特開平10-187789号)。  
【0005】  
【発明が解決しようとする課題】通常の論理シミュレーションでは、非常に大規模な論理回路の場合、論理検証に即大な時間がかかる。半導体技術の進歩により1つの半導体積層回路の中にプロセッサ部、論理回路部、メモリがまとめられる現状においては、サイクルベースシミュレーションを用いたとしても、即大な検証が必要であり、現実的な時間で論理検証を行なうことは難しい。また、このような大規模回路の検証は、複数の検証パターンに分割されることが多く、各検証パターンでは論理回路の一部しか動作しないことが多く、余分なシミュレーションを行なう結果となる。  
【0006】また、被検証対象回路に与える入力データパターンの解析により、信号値が変化しない部分の論理を削減することによりシミュレーション負荷となる論理回路の削減を行い、シミュレーションの高速化を図る方法では、余分なシミュレーションを行なうことはないが、論理の削減が入力データパターンに依存しているため、そのデータパターン作成は容易ではない。さらに、被検証対象回路内にメモリやレジスタが存在する場合、シミュレーションの初期において値を設定する。入力データパターン上では、初期設定後にメモリやレジスタの値を変更しない場合、入力データパターンに依存した情報をからではメモリやレジスタの削減を行なうことはできない。

(1) (特許請求の範囲)  
【請求項1】 論理回路から構成される被検証対象回路を入力する手段と、検証目的に応じた論理情報を与える制限情報入力手段と、前記制限情報に基づき、入力された被検証対象回路を削減する論理削減手段を備えた論理回路削減装置。  
【請求項2】 論理回路から構成される被検証対象回路の動作のシミュレーション装置であって、請求項1記載の論理回路削減装置を用いて論理を削減された論理回路の動作をシミュレートすることを特徴とする論理シミュレーション方法。  
【請求項3】 論理回路から構成される被検証対象回路の動作のシミュレーション装置であって、検証目的に応じたシミュレーション時に依存した制限情報を与える制限情報入力手段と、前記シミュレーション時に依存した制限情報に基づき前記シミュレーション時刻を分割するシミュレーション時刻分割手段と、分割されたシミュレーション時刻毎に入力された前記被検証対象回路を削減する論理削減手段とを備え、削減された論理回路の動作をシミュレートすることを特徴とする論理シミュレーション装置。  
【請求項4】 プロセッサ部と、論理回路部とから成る被検証対象回路の動作のシミュレーション装置であって、前記被検証対象回路の制限情報情報を与える制限情報入力手段と、前記プロセッサ部を制御するソフトウェアの命令動作を解析する手段と、前記ソフトウェアの命令動作の動作を解析する制限情報情報抽出手段と、抽出された前記制限情報情報に基づき前記被検証対象回路の論理削減手段を削減する論理削減手段とを備え、前記プロセッサ部の命令動作まで含めて前記制限回路部の動作をシミュレートすることを特徴とする論理シミュレーション装置。  
【請求項5】 プロセッサ部と、論理回路部とから成る被検証対象回路の動作のシミュレーション装置であって、前記プロセッサ部を制御するソフトウェアの検証範囲を指定するソフトウェア指定情報入力手段と、前記論理回路部の制限情報情報を与える制限情報入力手段と、前記ソフトウェア指定情報入力手段のソフトウェア指定情報と前記論理回路部の制限情報より制限情報を生成し且つ前記プロセッサ部のプログラム命令系列を生成するコンパイラと、抽出された前記制限情報に基づき前記論理回路部を削減する論理削減手段とを備え、前記プロセッサ部の命令動作まで含めて前記論理回路部の動作をシミュレートすることを特徴とする論理シミュレーション装置。  
【発明の詳細な説明】  
【0001】  
【発明の属する技術分野】 本発明は、論理を削減する論理回路削減装置ならびに論理の検証のための論理シミュレーション方法および装置に関するものであり、論理回

い、さらに、入力データパター全体に依存して処理を削減するために、入力ベクトルの一部で変化して、大部分で変化しないことが分かっている場合でも処理を削減することができない。

[0007] プロセッサ部を命令レベルシミュレータでシミュレートし、論理回路部をプロセッサからの出力アクセス毎の動作レベルに変換する方法では、論理回路部の処理が低いために高速シミュレーションが可能であるが、クロックサイクルでの検証が行われておらず、検証精度に問題がある。

[0008] 本発明は、かかる点に起因してなされたものであり、その目的は、被検証対象論理回路の高速検証、論理シミュレーションにおいて、検証項目を指定し、その指定項目に基づいて論理を削減し、高速化論理シミュレーションを行なうことが可能な論理回路削減装置および論理シミュレーション装置を提供するものである。

[0009] また、プロセッサ部と論理回路部を含む、ソフトウェアプログラムコードとハードウェアが互いに作用するシステム全体のシミュレーションにおいて、論理回路部の情報と、ソフトウェアの解析により、検証を行なうソフトウェアから論理回路部の削減情報を作成し、論理を削減することにより高速な論理シミュレーション装置を提供するものである。

[0010]

[課題を解決するための手段] 上記目的を達成するため、大規模論理回路の論理シミュレーション装置において、本発明は、被検証対象回路に対して検証目的に応じた削減情報を与え、与えられた削減情報に基づき、被検証対象回路の論理を削減する論理回路削減装置であり、この論理回路削減装置を用いてシミュレーションすることにより、論理シミュレーションの速度を高速化し、検証時間を削減する論理シミュレーション方法および装置である。

[0011] 請求項1記載の論理回路削減装置は、論理回路から構成される被検証対象回路を入力する手段と、検証目的に応じた削減情報を与える削減情報入力手段と、削減情報に基づき、入力された被検証対象回路を削減する論理削減手段を備えたものである。

[0012] 請求項1記載の論理回路削減装置によれば、検証目的に応じた削減情報を与え、その削減情報に基づき論理回路から構成される被検証対象回路を削減する方法により、被検証対象回路を入力し、検証目的に応じた削減情報を入力し、入力した削減情報に基づき、入力された被検証対象回路を削減することができ、このため、高速に論理シミュレーションを行なうことができる。

[0013] 請求項2記載の論理シミュレーション方法は、論理回路から構成される被検証対象回路の動作のシミュレーション装置であって、請求項1記載の論理回路削減装置を用いて論理を削減された論理回路の動作をシミュレートすることを特徴とするものである。

[0014] 請求項2記載の論理シミュレーション方法によれば、削減された論理回路の動作をシミュレートすることにより、論理シミュレーションを高速化することができる。

[0015] 請求項3記載の論理シミュレーション装置は、論理回路から構成される被検証対象回路の動作のシミュレーション装置であって、検証目的に応じたシミュレーション時に依存した削減情報を与える削減情報入力手段と、シミュレーション時に依存した削減情報を分割するシミュレーション分割手段と、分割されたシミュレーション時に依存した削減情報に基づき論理を削減する論理回路削減手段とを備え、削減された論理回路の動作をシミュレートすることを特徴とするものである。

[0016] 請求項3記載の論理シミュレーション装置によれば、検証目的に応じた削減情報の各々にシミュレーション時に依存した削減情報を与え、シミュレーション時に依存した削減情報に基づき、シミュレーション時に依存した削減情報を分割し、分割されたシミュレーション時に依存した削減情報に基づき論理を削減し、論理シミュレーションを高速化する方法により、全体の論理シミュレーションを高速化することができ。

[0017] 請求項4記載の論理シミュレーション装置は、プロセッサ部と、論理回路部とからなる被検証対象回路の動作の論理シミュレーション装置であって、論理回路部の削減可能情報を与える削減情報入力手段と、プロセッサ部を制御するソフトウェアの命令動作を解析する手段と、ソフトウェアの命令動作の解析により削減情報を抽出する削減情報抽出手段と、抽出された削減情報に基づき被検証対象回路の論理を削減する削減手段とを備え、プロセッサ部の命令動作まで含めて論理回路部の動作をシミュレートすることを特徴とするものである。

[0018] 請求項4記載の論理シミュレーション装置によれば、プロセッサ部を制御するソフトウェアの命令動作を解析し、論理回路部と与えることができる削減情報を入力し、この削減情報とソフトウェアの命令動作の解析結果から、論理を削減する削減情報を抽出し、抽出された削減情報に基づき論理を削減する方法により、論理シミュレーションを高速化することができる。

[0019] 請求項5記載の論理シミュレーション装置は、プロセッサ部と、論理回路部とからなる被検証対象回路の動作の論理シミュレーション装置であって、プロセッサ部を制御するソフトウェアの検証範囲を指定するソフトウェア指定情報入力手段と、論理回路部の削減可能情報を与えるソフトウェア指定情報入力手段と、ソフトウェア指定情報入力手段のソフトウェア指定情報と論理回路部の削減可能情報より削減情報を作成し、ソフトウェア指定情報命令命令列を生成するコンパイラと、抽出された削減情報に基づき論理回路部を削減する論理削減手段と

を備え、プロセッサ部の命令動作まで含めて論理回路部の動作をシミュレートすることを特徴とするものである。

[0020] 請求項5記載の論理シミュレーション装置によれば、検証目的に応じて、プロセッサ部を制御するソフトウェアを指定し、論理回路部と与えることができる削減情報から、プロセッサ部を制御するソフトウェア命令列を生成するとともに論理回路部の削減情報を作成し、生成された削減情報に基づき論理を削減する方法により、シミュレーションを高速化することができる。

[0021]

[発明の実施の形態] 以下、本発明の実施の形態について、図を用いて説明する。

[0022] (第1の実施の形態) 第1の実施の形態では、請求項1に係る発明に関して図を用いて説明する。

[0023] 図1は請求項1に係る論理回路削減装置の構成を示す図である。

[0024] 図1において論理回路の削減装置100は、変換する対象の回路101を入力する論理回路入力手段102と、論理回路101のシミュレーション実行時の削減情報108を入力する削減情報入力手段107と、削減情報108に基づいて対象の回路101から所望の検証に必要な回路を削減する論理削減手段103と、不必要な回路を削減して得られた変換後の論理回路105を出力する論理回路出力手段104を備えている。

[0025] 次に、図1を用いて第1の実施の形態に係る論理回路削減の方法を具体的に説明する。図2は論理回路削減の対象となるハードウェア記述言語を用いて記述された論理回路の記述を示す図である。

[0026] 図3は図2の論理回路に対してシミュレーション時の使用方法について与える削減情報の一例である。

[0027] 図3において300は制限を加える信号名、301は加える制限の種類、302は信号を固定して用いる場合の信号値である。

[0028] 論理回路に加える制限の種類301において、"fix"は信号値を固定して用いることを示している。

[0029] この制限は、必要とする検証を行なう範囲内には値を固定して用いる場合等に使用することができる。

[0030] また、"ignore"はシミュレーション時に値を制限する必要のない信号であることを示しており、必要とする検証において、値を制限する必要がない信号がある場合などに用いることができる。

[0031] 図4は図2の論理回路を、図3の削減情報に基づき第1の実施の形態での論理回路削減装置を使用した結果作成される論理回路の記述を示す図である。

[0032] 図2は第1の実施の形態に係るハードウェア

ウェアの構成図の一例を示しており、図23において、2301は処理されたあらゆる情報をみるためのディスプレイ装置、2302は設計者があらゆる情報や処理命令を入力するためのキーボード、2303はあらゆる処理を行う中央演算処理装置、2304は各種情報を格納する記憶装置である。

[0033] 図24は論理削減手段103で実行する論理削減方法を示す図である。図24において、2401は削減情報108に処理していない項目が存在するかどうかを判定する処理、2402は削減情報108から未処理の削減情報を選択する処理、2403は選択した削減情報により指定される信号を含む被代入項または式の中に未処理のものがあるかを判定する処理、2404は選択した削減情報により指定される信号を含む被代入項または式を選択する処理、2405は2404で選択した式を2402で選択した削減情報を用いて論理の圧縮を行なう処理、2406は2405で論理圧縮された式または2404で選択した被代入項を含む式を圧縮または削除する処理である。

[0034] 2405の式の圧縮処理では、削減情報が信号の固定である場合に、選択した式の指定信号を定数に置き換え、演算規則に従い論理を圧縮する。

[0035] 2406の式の圧縮または削除処理では、条件式が固定値となった条件式の圧縮、被代入項の信号が固定である信号または置換する必要がある信号に指定されている場合の代入の削除、文を削除することにより内容のなくなった文の削除を行なう。

[0036] 次に、図24の方法に従い、図2の論理回路の記述を図3の削減情報を用いて圧縮する手順について説明する。

[0037] 図2の論理回路に対して図3の削減情報が与えられた場合、まず最初の削減情報303に注目する。

[0038] 削減情報303はレジスタ変数"mode"を定数に固定する指定であるため、図2からレジスタ変数"mode"を含む式を探索し、選択した式に含まれる変数"mode"を定数に置き換え、論理を圧縮する。

[0039] また、信号を固定する変数が代入文の左辺に存在する場合、その文を削除する。

[0040] 具体的には図2での30行から37行に対しては、各代入文の右辺の式に変数"mode"が含まれるため、これを固定値(16進数の"16")に置き換え、式を論理圧縮することにより、図4の21行から24行のようになり、図2での20行と23行に対しては各代入文の被代入項が値を固定する信号であるため、その代入文を削除し、これにより11行とalways文の内容がなくなるためこれらも削減し結局18行から25行の文が削除される。

[0041] 次に、第2の削減情報304に注目し、変数"pe"が含まれる式を圧縮する。







8 論理を削減することにより、シミュレーションを高速化する。[0100]以上説明した様に、請求項1から請求項5に対応する第1から第4の実施の形態の発明によれば、論理回路に検証目的に応じた制限情報を与えることにより、論理回路を削減することが可能である。また、削減された論理回路に対してシミュレーションを行なうことにより、高速に論理検証を行なうことが可能である。また、プロセッサ部とソフトウェアにより制御される論理回路部を有するシステム全体のシミュレーションにおいて、論理回路部の情報と、ソフトウェアの解析により、検証を行なうソフトウェアから論理回路部の制限情報を作成、論理を削減することにより高速なシミュレーションが可能である。

[0101] [発明の効果] 請求項1記載の論理削減装置によれば、検証目的に応じた制限情報を与え、その制限情報に基づき論理回路から構成される検証対象回路を削減する方法により、検証対象回路を入力し、検証目的に応じた制限情報を入力し、入力した制限情報に基づき、入力された検証対象回路を削減することができる。このため、高速に論理シミュレーションを行なうことができる。

[0102] 請求項2記載の論理シミュレーション方法によれば、検証目的に応じた制限情報の各々にシミュレーション時に依存した制限情報を与え、シミュレーション時に依存した制限情報に基づき、シミュレーション時間を分割し、分割されたシミュレーション時間毎に検証対象回路の論理を削減し、論理シミュレーション方法により、全体の論理シミュレーションを高速化することができる。


[0103] 請求項3記載の論理シミュレーション装置によれば、検証目的に応じた制限情報の各々にシミュレーション時に依存した制限情報を与え、シミュレーション時に依存した制限情報に基づき、シミュレーション時間を分割し、分割されたシミュレーション時間毎に検証対象回路の論理を削減し、論理シミュレーション方法により、全体の論理シミュレーションを高速化することができる。

[0104] 請求項4記載の論理シミュレーション装置によれば、プロセッサ部を制御するソフトウェアの命令動作を解析し、論理回路部に入力することができる制限情報を入力し、この制限情報とソフトウェアの命令動作の解析結果から、論理を削減する制限情報を抽出し、抽出された制限情報に基づき論理を削減する方法により、論理シミュレーションを高速化することができる。

[0105] 請求項5記載の論理シミュレーション装置によれば、検証目的に応じて、プロセッサ部を制御するソフトウェアを指定し、論理回路部に入力することができ、命令動作を生成するとともに論理回路部の制限情報を生成し、生成された制限情報に基づき論理を削減する方法により、シミュレーションを高速化することができる。

【図面の簡単な説明】  
【図1】 本発明の第1の実施の形態における構成を示すブロック図である。  
【図2】 本発明の第1、第2、第3および第4の実施の形態において用いて用いる論理回路をハードウェア記述言語を用いて記述した図である。  
【図3】 本発明の第1の実施の形態において用いる制限情報を示す図である。  
【図4】 本発明の第1および第3の実施の形態において論理の削減結果として得られる論理回路を示す図である。  
【図5】 本発明の第2の実施の形態における構成を示すブロック図である。  
【図6】 本発明の第2の実施の形態において用いている論理回路の一部をハードウェア記述言語を用いて記述した図である。  
【図7】 本発明の第2の実施の形態において用いている制限情報を示す図である。  
【図8】 本発明の第2、第4の実施の形態において動的な論理の削減結果として得られる論理回路を示す図である。  
【図9】 本発明の第2の実施の形態において動的な論理の削減結果として得られるシミュレーション対象を示す図である。  
【図10】 本発明の第3の実施の形態における制限情報抽出の概略概念のブロック図である。  
【図11】 本発明の第3の実施の形態におけるプロセスの命令セットの例を示す図である。  
【図12】 本発明の第3の実施の形態におけるプロセスサ部と論理回路部とから成る検証対象回路の例を示すブロック図である。  
【図13】 本発明の第3の実施の形態において実行するプログラムを示す図である。  
【図14】 本発明の第3の実施の形態における論理回路の可制限情報を示す図である。  
【図15】 本発明の第3の実施の形態において抽出された論理回路の制限情報を示す図である。  
【図16】 本発明の第4の実施の形態における論理回路の制限情報の生成および実行プログラム生成の概略概念のブロック図である。  
【図17】 本発明の第4の実施の形態におけるプロセスサ部と論理回路部とから成る検証対象回路の例を示すブロック図である。  
【図18】 本発明の第4の実施の形態におけるコンパイル対象となる高級言語で記述されたプログラムの一例を示す図である。  
【図19】 本発明の第4の実施の形態における論理回路の可制限情報を示す図である。  
【図20】 本発明の第4の実施の形態におけるソフトウェアの検証範囲を指定するソフトウェア指定情報を示す図である。

図である。  
【図21】 本発明の第4の実施の形態においてコンパイルが生成したマシンの結果を示す図である。  
【図22】 本発明の第4の実施の形態においてコンパイルが生成した制限情報の制限情報を示す図である。  
【図23】 本発明の第1、第2、第3および第4の実施の形態におけるハードウェアの構成図の一例を示したブロック図である。  
【図24】 本発明の第1の実施の形態において論理回路の削減方法を示すフロー図である。  
【図25】 本発明の第2の実施の形態においてシミュレーション対象を交換する方法を示すフロー図である。  
【図26】 本発明の第3の実施の形態において制限情報抽出手段1002の概念フロー図である。  
【符号の説明】  
100 論理回路の交換装置  
102 論理回路入力手段  
103 論理削減手段  
\* 107 制限情報入力手段  
500 制限回路シミュレータ  
502 制限回路入力手段  
503 静的情報を用いる論理削減手段  
505 動的情報を用いる論理削減手段  
506 シミュレーション手段  
508 制限情報入力手段  
509 シミュレーション時刻分割手段  
1002 制限情報抽出手段  
1003 制限回路の制限情報を抽出する制限情報抽出手段  
1012 可制限情報を入力する可制限情報入力手段  
1602 制限回路制限情報も生成するコンパイラ  
1812 ソフトウェアの指定情報を入力するソフトウェア指定情報入力手段  
1822 可制限情報を入力する可制限情報入力手段



【図2】

```

1 module filter(clk,reset,rm,we,rdata,wdata,sign,sgout,sgovf);
2   input clk;
3   input reset;
4   input re;
5   input we;
6   output [7:0] rdata;
7   input [7:0] wdata;
8   input [7:0] sign;
9   output [7:0] sgout;
10  output sgovf;
11
12  reg [7:0] mode;
13  reg [7:0] sghid1;
14  reg [8:0] sghid2;
15  reg [8:0] sghid3;
16  reg [8:0] sghid4;
17
18  always @(posedge clk) begin
19    if ( reset ) begin
20      mode = 7'b0;
21    end
22  else begin
23    mode <- we ? wdata : mode;
24  end
25
26  assign rdata = re ? mode : 8'haz;
27
28  always @(posedge clk) begin
29    sghid1 <- mode[0] ? 8'b0 : mode[1] ? sghin[7:0]
30    : ( 1'b0,sghin[7:1]);
31    sghid2 <- sghid1 + mode[1] ? 8'h0 : mode[5] ?
32    sghin[7:0] : ( 1'b0,sghin[7:1]);
33    sghid3 <- sghid2[7:0] + mode[2] ? 8'h0 : mode[6] ?
34    sghin[7:0] : ( 1'b0,sghin[7:1]);
35    sghid4 <- sghid3[7:0] + mode[3] ? 8'h0 : mode[7] ?
36    sghin[7:0] : ( 1'b0,sghin[7:1]);
37  end
38
39  assign sgout = sghid4[7:0];
40  assign sgovf = sghid2[8] | sghid3[8] | sghid4[8];
41
42 endmodule

```

【図3】

```

300 301 302 Flset ( ) ignore
303
304 filter.mode fix 8'hfa...303
305 filter.re fix 1'b0 -- 304
306 filter.sgovf ignore --305

```

【図20】

【図4】

【図7】

```

1 module filter(clk,reset,rm,we,rdata,wdata,sign,sgout,sgovf);
2   input clk;
3   input reset;
4   input re;
5   input we;
6   output [7:0] rdata;
7   input [7:0] wdata;
8   input [7:0] sign;
9   output [7:0] sgout;
10  output sgovf;
11
12  reg [7:0] mode;
13  reg [7:0] sghid1;
14  reg [8:0] sghid2;
15  reg [8:0] sghid3;
16  reg [8:0] sghid4;
17
18  always @(posedge clk) begin
19    if ( reset ) begin
20      mode = 7'b0;
21    end
22  else begin
23    mode <- we ? wdata : mode;
24  end
25
26  assign rdata = re ? mode : 8'haz;
27
28  always @(posedge clk) begin
29    sghid1 <- mode[0] ? 8'b0 : mode[1] ? sghin[7:0]
30    : ( 1'b0,sghin[7:1]);
31    sghid2 <- sghid1 + mode[1] ? 8'h0 : mode[5] ?
32    sghin[7:0] : ( 1'b0,sghin[7:1]);
33    sghid3 <- sghid2[7:0] + mode[2] ? 8'h0 : mode[6] ?
34    sghin[7:0] : ( 1'b0,sghin[7:1]);
35    sghid4 <- sghid3[7:0] + mode[3] ? 8'h0 : mode[7] ?
36    sghin[7:0] : ( 1'b0,sghin[7:1]);
37  end
38
39  assign sgout = sghid4[7:0];
40  assign sgovf = sghid2[8] | sghid3[8] | sghid4[8];
41
42 endmodule


```

【図7】

【図7】



【図5】



【図14】

```
1. 0x80 remove
2. {0x80} filter
3. {0x80}.read filter.mode
4. {0x80}.write filter.re
5. PSR & 0x00 filter.we
   { filter.sigovf
     }
1401 1402 1403
```

【図6】

```
module system;
.
.
.
filter filter1( .clk(clk), .reset(reset), .re(re1),
               .we(we1), .rdata(rdata), .wdata(wdata),
               .sigin(sigin1), .sigout(sigout1), .sigovf());
filter filter2( .clk(clk), .reset(reset), .re(re2),
               .we(we2), .rdata(rdata), .wdata(wdata),
               .sigin(sigin2), .sigout(sigout2), .sigovf());
assign sigout = mode ? sigout1 : sigout2;
.
.
endmodule;
```

【図9】

```
module system;
.
.
.
filter filter1( .clk(clk), .reset(reset), .re(re1),
               .we(we1), .rdata(rdata), .wdata(wdata),
               .sigin(sigin1), .sigout(sigout1), .sigovf());
assign rdata = 8'hzz;
assign sigout2 = 8'h28;
assign sigout = mode ? sigout1 : sigout2;
.
.
endmodule;
```

【図8】

```

1 module filter(clk, reset, rs, ve, wdata, wdata, sdata, sdata, sigout, sigout, sigout);
2   input clk;
3   input reset;
4   input rs;
5   input ve;
6   output [7:0] rdout;
7   input [7:0] wdata;
8   input [7:0] sdata;
9   output [7:0] sigout;
10  output sigout;
11
12  reg [7:0] mode;
13  reg [7:0] sdata1;
14  reg [8:0] sdata2;
15  reg [8:0] sdata3;
16  reg [8:0] sdata4;
17
18  always @(posedge clk) begin
19    if (reset) begin
20      mode <= 7'h0;
21    end
22    else begin
23      mode <= ve ? wdata : sdata;
24    end
25  end
26
27  always @(posedge clk) begin
28    sdata1 <= mode[0] ? 8'h0 : mode[4] ? sdata[7:0] :
29      { 1'b0, sdata[7:1] };
30    sdata2 <= sdata1 + mode[1] ? 8'h0 : mode[5] ?
31      sdata[7:0] : { 1'b0, sdata[7:1] };
32    sdata3 <= sdata2[7:0] + mode[2] ? 8'h0 : mode[6] ?
33      sdata[7:0] : { 1'b0, sdata[7:1] };
34    sdata4 <= sdata3[7:0] + mode[3] ? 8'h0 : mode[7] ?
35      sdata[7:0] : { 1'b0, sdata[7:1] };
36  end
37  assign sigout = sdata4[7:0];
38 endmodule

```


【図15】

```

1. filter.mode      f i x      h o l d      P C = L 1      P C = L 8
2. filter.sigoutf   ignore      initial      P C = L 8
3. filter.re        f i x      h o l d      initial      P C = L 8
                     {          {          {          {
1500                1501      1502      1503      1504

```


【図10】




【図11】

命令	デスティネーション	ソース
LD	regA or regB	アドレス
ST	regA or regB	アドレス
MOV	regA or regB or PSR	regA or regB or 定数値
ADD	regA or regB	regA or regB or 定数値
SUB	regA or regB	regA or regB or 定数値
MUL	regA or regB	regA or regB or 定数値
CMP	regA or regB	regA or regB or 定数値
BEQ	ラベル	regA or regB or 定数値
JMP	ラベル	regA or regB or 定数値
RETI		
NOP		
HALT		


(図12)



(図13)




【図16】



【図19】

1. 0xC0	F1	remove
2. 0x60	F2	remove
3. (0xC0)	F1. mode	
4. (0x80)	F2. mode	
5. (0xC0). read	F1. re	ignore
6. (0xC0). write	F1. we	ignore
7. (0x80). read	F2. re	ignore
8. (0x80). write	F2. we	ignore
9. PSR & 0x00	F1.sigovf, F2.sigovf.	ignore
1901		1902
1901		1903

【図17】



【図18】

```
Flset(void)
{
    char a=0xfa;
    memset(0xc0, a, 1);
}

F2set(void)
{
    char a=0xbc;
    memset(0x80, a, 1);
}

main( )
{
    Flset();
    F2set();
    for(a=0x100; a!=0 : a--
    ;
```


【図22】

```
F1      remove      hold      PC=L1
F2.mode fix         ignore     initial
F2.sigovf ignore     initial
F2.re   fix         hold      initial
        }           }
        2200        2201      2202  2203
```

【図21】

L0	MOV	0xbc	regA
L1	ST	regA	(0x80)
L2	MOV	0x100	regA
L3	MOV	0x00	regB
L4	SUB	regA	-1
L5	CMP	regA	regB
L6	BEQ	L8	
L7	JMP	L4	
L8	HALT		


【図23】



(23)

特開2001-22808


【図24】




(24)

特開2001-22808

【図25】



(図26)





**THIS PAGE BLANK (USPTO)**